定义： 旁路和退耦是把能量从一个电路转移到另一个电路的功能。
退耦： 去除从高频电路中进入电源分配网的射频能量。 当某器件需要瞬间大电流时,(例如数字逻辑电路门的快速翻转)这时器件需要从电源引脚吸取电流，如果电源到器件的供电阻抗较大时，电流不能及时供应，这会产生两个方面的问题：一，器件的电源电压下降，如果降到一定程度，导致功能错误，这种电源电压下降也可能拉低器件周围其它电路的电源电压；二，电源到器件的阻抗较大，这种快速跳变沿沿阻流动时，会产生大量的RF辐射。通过在器件的电源引脚处并上退耦电容，可以提供器件需要的电流，而退耦电容到电源引脚的阻抗很小，瞬变电流产生的RF辐射会减少很多，并局限在一个较小的范围内。 退耦电容为器件和元件提供局部的本地能量，从而抑制尖峰电流冲击，实质就是使电源处于低阻抗状态。
旁路： 将无用的射频噪声从一个区域转移到另一个区域。旁路不仅可以实现滤波，还可以防止RF能量进入敏感区域，（引导能量的走向）。
储能： 维持恒定的直流电源电压和电流。防止瞬间大电流消耗而造成的电源跌落。对于一些瞬时功率很大的器件和电路，如存储阵列，SRAM,DRAM，射频电路等，它们在工作的时候，短时间需要很大的电流，而由于电源和PCB的非理想特性，（电源有内阻且最大供电电流也有限制，PCB电源导线也有电阻和电感），导致电流供应不及时，致使电源电压下降，从而造成逻辑错误。
对于以上出现的问题的解决方案： 退耦和和储能： 在器件的供电引脚放置电容。 旁路：在干扰进入的地方或者敏感的地方放置电容。 如果电容器是理想的话，电容容值越大越好，电容越大，储能越多，电压的跌落就越小，生产的EMI就越小。 对于旁路来说，电容越大，电容阻抗 = 1/sc就越小，就能将更宽的频谱旁路到地。但实际上，电容并不是理想的。
电容的非理想特性： 电容的实际模型： Zc = ESL + ESR + C; ESL 电容的等效串连电感，引脚电感。 ESR电容的等效串连电阻，电容器的引脚电阻。 C电容的电容。
分立器件电容： ESR和ESL与电容器的引脚长度和结构有很大关系。封装越大（一般也意味着容值大），ESR和ESL就越大，同样容值的情况下，插接封装的一般比贴片封装的ESR,ESL大。插接封装容值相同的情况下，引脚越长，ESR,ESL就越大。不同材质，影响也很大。 电源平面和地平面构成的电容：在制作多层PCB时，电源平面和地平面会构成一个平板电容器，c = u * A / D, 电容值大小和面积成正比，和距离成反比。这种平板电容器的寄生电感和寄生电阻都非常小。
PCB的非理想特性： PCB也并非理想导体，导线和过孔不仅有寄生电阻，也有寄生电感，特别是寄生电感，在高频的情况下，影响很大。
储能电容参数的选取： C = Q/U = Q/t / U/t = I / (U/t)； I 电流的变化， U 电压的变化（纹波），一般是指器件允许电压的变化， t 变化时间； 通过公式，可以计算出，储能电容容值。储能电容的工作电压应选在额定电压的50%，以防止电压波动时被击毁。
谐振原理： Z = R + jwL + 1 / jwC = R + jwL – j * 1 / wC = R + j * (wL – 1 / wC); |Z| = (R^2 + (wL – 1/wC)^2)^(1/2)；当wL = 1/wC时，总阻抗最小，此时w0为谐振频率，当频率小于w0时，呈现电容特性，当频率高于w0时，呈现电感特性。所以只有当频率低于电容的谐振频率的情况下，电容才有退路，退耦，储能的作用。
电容器的谐振频率：（0805贴片电容） 电容值 | 谐振频率(Hz) | 1uF | 5M | 0.1uF | 16M | 0.01uF | 50M | 1000pF | 159M | 500pF | 225M | 100pF | 503M | 10pF | 1.6G |
由此表可知，电容值越小，谐振频率越高。
地平面和电源平面构成的平板电容谐振频率一般为：200MHz~~400MHz。 要注意的情况是：如果电源地谐振频率和整体电路的谐振频率相同或者和时钟的谐波频率相同时，就会激发尖锐的振荡，导致系统EMI超标。这时候就需要改变电源地间的平板电容容值。
对于上升沿很陡的数字信号，一般2ns以下，它的谐波将分布在很宽的频谱，这就要求电容必须有足够的带。 通过电容并联，可以拓展带宽。一般选取的电容相差两个数量级，（即100倍）。
如何减小电感的影响： 对于电容器件：选择合适的封装，贴片封装比插件电感更小；选择合适的材质，如陶瓷比独石的电感更小；采用电感并联的方式。
对于PCB的寄生电感： 尽量减少退耦电容到器件电源引脚的距离；电容的接地平面的过孔尽量靠近焊盘。
| 
发表于 2021-11-8 11:34:25